我用modelsim编译的时候出现下面的错误，不知道怎么改，请各位会的高手帮忙看一下

** Error: C:/Modeltech_6.1f/altera/src/liu_fpga12-18FIANAL/lpm_mux0.vhd(61): (vcom-1089) Only one discrete range allowed in slice name of "std_logic_2d".
** Error: C:/Modeltech_6.1f/altera/src/liu_fpga12-18FIANAL/lpm_mux0.vhd(61): (vcom-1136) Unknown identifier "std_logic_2d".
** Error: C:/Modeltech_6.1f/altera/src/liu_fpga12-18FIANAL/lpm_mux0.vhd(95): (vcom-1141) Identifier "lpm_mux" does not identify a component declaration.
** Error: C:/Modeltech_6.1f/altera/src/liu_fpga12-18FIANAL/lpm_mux0.vhd(110): VHDL Compiler exiting
出错的程序是lpm_mux_component : lpm_mux和SIGNAL sub_wire4 : STD_LOGIC_2D (1 DOWNTO 0, 11 DOWNTO 0);这两行，该怎么改啊

举报该问题

其他回答

第1个回答 2011-08-17

STD_LOGIC_2D (1 DOWNTO 0, 11 DOWNTO 0);
这个是？？？
2维数组不是这样用的

TYEP row_type IS ARRAY(11 DOWNTO 0) OF STD_LOGIC_VECTOR(1 DOWNTO 0);
SIGNAL sub_wire4 : row_type ;

第2个回答 2011-08-17

std_logic_2d 改成 std_logic_vector

相似回答

...帮忙给下面Verilog程序写个测试模块,在ModelSim中实现单脉冲4-PPM调...答：reg clk;reg rst;reg data_in;module ppm_code module ppm_code_tb (.clk(clk),.rst(rst),.data_in(data_in))always 5 clk = ~clk;//时钟为100m initial begin 0 //0ns状态 rst = 1'b0;data_in = 0;100 //100ns状态 rst = 1'b0 data_in = 1'b1;end endmodule ...

我在安装了ISE 9.2i 和 modelsim6.2b之后,不知道怎么将其关联。在网上...视频时间 5:56