时域，如同现实世界，是我们生活和经验的基石，事件按照时间顺序自然发生。在评估数字产品的性能时，我们通常在时域中进行深入分析，因为产品的实际表现和测量结果都源自于此。
时钟波形的两个核心参数是时钟周期和上升时间。例如，图中展示了1GHz时钟信号，其时钟周期为1纳秒（ns），而上升时间则是从低电平到高电平的过渡时间。值得注意的是，下降时间通常比上升时间短，且可能伴有噪声。
时钟周期定义为一个时钟周期循环所需的时间，以ns为单位。相反，时钟频率（Fclock）则表示每秒钟周期循环的次数，它是时钟周期（Tclock）的倒数，即Fclock = 1/Tclock。
上升时间有两种常见的定义：10-90上升时间，即信号从低值的10%上升到高值的90%所需的时间，这是最常用的表达方式，可以直接从波形图中读取。而20-80上升时间则是指从低值的20%上升到80%的时间，虽然不如10-90常见，但在某些特定场合仍有其应用。
在时域波形中，下降时间的特性同样重要。根据电路设计，下降时间通常比上升时间短，这是由于CMOS输出驱动器中p管和n管的串联结构决定的。当输出需要改变状态时，只有一只晶体管导通，这导致了下降时间的特性。
时域频域