一 作用：
上拉电阻作用：在常态下让该电路保持高电平状态
下拉电阻作用：在常态下让该电路保持低电平状态
二 定义：
电路（不是用电器）通过某一阻值电阻接到电源上，称“上拉”，此电阻称“上拉电阻”。
同样，电路（不是用电器）通过某一阻值电阻接到地上，称“下拉”，此电阻称“下拉电阻”。
若是用电器通过某一阻值电阻接到电源上，则此电阻是“限流电阻”。
三 目的：
在有IC的电路中，IC引脚的高、低电平输入或输出会让电路的控制做出不同的反应。
为保证IC的功能，在没有专门的输入指令时，为了防止误动作，线路的电平应保持在高电平或是低电平状态，直到有指令输入到此线路才会改变状态。
四 实现方法：
1 以下JTMS信号要求常态为“高电平”，否则会改写MCU程序。
若不处理，在此信号空悬时其状态无法确定，或许因外部信号干扰而不确定地改变。为防止此现象，此线路上接个上拉电阻“R14”到电源上。
2 以下信号“EN_SW”常态要求为低电平信号，否则电路会重启。
为稳定此信号，将之用下拉电阻“R23”接地，确保不会受信号干扰。
由以上二个电路可以看出，使用上拉、下拉电阻均是为防止串扰信号影响某些电路，防止因状态改变而干扰正常工作。
另外，一些芯片的没有使用的管脚或“NC”管脚，为保证芯片工作不受干扰，也可能使用“上拉电阻”或“下拉电阻”使其固定在某一状态。
五 阻值选择：
上拉或下拉电阻，一般仅确保在“常态”下保持此状态，需要时可以因信号输入而改变，这样其阻值不是随意的。
为保证不受干扰信号影响，其电流值应不能过小；
为确保信号输入可以改变其状态，其电流又不能太大。
一般芯片的驱动能力仅为mA级，上、下拉电流应该在其1/10左右，常规来说就是在0.2-0.5mA比较合适。
这样，上拉电阻阻值=V/0.3mA(上图中取0.3mA），上图Vcc=3.3V时，上拉电阻采用10k的，电流为0.33mA。
下拉电阻的V取信号的电平值（一般为3.3V或5V），上图信号电平也是3.3V，下拉电阻取值为10k。
若Vcc=5V时，上拉电阻15k-20k比较适合
Vcc-12V时，上拉电阻33k-62k比较适合
下拉电阻是把不确定的信号钳位在低电平。上拉电阻是对器件注入电流，下拉电阻是对器件输出电流。
上拉电阻：
1. TTL驱动CMOS时，如果TTL输出最低高电平低于CMOS最低高电平时，提高输出高电平值。
2. OC门必须加上拉,提高电平值。
3. 加大输出的驱动能力(单片机较常用)。
4. CMOS芯片中(特别是门的芯片)，为防静电干扰，不用的引脚也不悬空，一般上拉,降低阻抗，提供泄荷通路。
5. 提高输出电平，提高芯片输入信号的噪声容限，增强抗干扰。
6. 提高总线抗电磁能力，空脚易受电磁干扰。
7. 长线传输中加上拉，是阻抗匹配抑制反射干扰。
原则：
1. 从节约功耗和芯片的电流的能力来考虑，应是电阻尽量大，R大，I小。
2. 从确保驱动能力来考虑，应当电阻足够小，R小，I大。
3. 对高速电路，加上拉可能边沿平缓(上升时间延长)。
建议可以在1K---10K之间选(可根据实际情况)。
对于下拉电阻类似！