全加器真值表：00000；00110；01010；01101；10010；10101；11001；11111；故有Si和Ci的
表达式分别为：Si＝A’B’C＋A’BC’＋AB’C’＋ABCCi＝A’BC＋AB’C＋ABC’＋ABC故74138的连接图为：下面的地址输入端：A2、A1、A0分别接全加器的三个输入信号：Ai、Bi、Ci－1；下面的
使能信号端：S1接高电平＂1＂，S2、S3接低电平＂0＂；上面的信号输出端：Y1、Y2、Y4、Y7接至一个四输入
与非门的四个输入端，此与非门的输出端为全加器输出信号Si端；Y3、Y5、Y6、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Ci端。
追问请问可以画一个逻辑电路图么，拜托了